作者：Erbe D. Reyta，硬件应用工程师
Valentin Beleca，系统集成工程师
Mihai Bancisor，系统集成工程经理
ADI公司

摘要

(资料图片)

在涉及射频(RF)的硬件测试中，选择可配置、已校准的可靠信号源是其中最重要的方面之一。本文提供了基于Raspberry Pi的高度集成解决方案，其可用于合成RF信号发生器，输出DC至5.5 GHz的单一频率信号，输出功率范围为0 dBm至-40 dBm。所提出的系统基于直接数字频率合成(DDS)架构，并对其输出功率与频率特性进行了校准，可确保在整个工作频率范围中，输出功率保持在所需功率水平的±0.5 dB以内。

简介

RF信号发生器，尤其是微波频率的RF信号发生器，以前通常是基于锁相环(PLL)频率合成器1来构建。PLL支持从低频参考信号生成稳定的高频信号。图1显示了一个基本PLL模型。该模型由反馈系统（其中包括一个包括一个电压控制振荡器（VCO）用于改变输出频率）、误差检测器（用于比较输入参考频率和输出频率）以及分频器组成。当分频器的输出频率和相位等于输入参考的频率和相位时，环路被认为处于锁定状态。2–5

image001.png

根据应用的不同，DDS架构作为频率合成器可能比PLL提供了一种更好的替代方案。。图2显示了一个典型的基于DDS的信号发生器。调谐字应用于相位累加器，由后者确定输出斜坡的斜率。累加器的高位经过幅度正弦转换器，最终到达DAC。与PLL相比，DDS的架构具有明显的优势。例如，DDS数字相位累加器可实现比基于PLL的频率合成器更精细的输出频率调谐分辨率。

image002.png

PLL切换时间是其反馈环路建立时间和VCO响应时间的函数，由于自身性质的限制，其速度较慢，而DDS仅受数字处理延迟的限制，因此具有更快的切换速度。在电路板尺寸方面，DDS的面积更小，便于系统设计，许多硬件RF设计难题也迎刃而解6。

下一部分将讨论CN0511。一款基于DDS架构的完整DC至5.5 GHz正弦波信号发生器的总体系统设计。接下来将讨论矢量信号发生器架构及其规格。而后将重点讨论系统时钟，包括时钟参考要求以及时钟管理单元和矢量信号发生器之间的电路连接。也会涉及电源架构和系统布局，并进一步说明整体系统如何实现高功率效率和合理的散热性能。随后的“软件架构和校准”部分将围绕系统软件控制和校准展开讨论。该部分将解释软件提供的灵活控制以及如何校准输出功率。最后一部分将说明整体系统性能，包括系统相位噪声、校准输出功率和系统的热性能。

系统级架构和设计考量

A：系统级设计
图3所示系统是基于DDS架构的完整DC至5.5 GHz正弦波信号发生器。四开关DAC核心和集成输出放大器在整个工作频率范围内提供极低的失真，并配有50Ω的输出匹配终端。

板载时钟解决方案包括参考振荡器和PLL，因而无需外部时钟源。所有电源均来自Raspberry Pi平台板，其具有超高电源抑制比(PSRR)稳压器和无源滤波功能，可使大幅减小电源转换器对RF性能的影响。

image003.png

image004.png

image005.png

图3所示架构可用于雷达、自动测试、任意波形发生器和单音信号发生器等各种应用。而本文中实现了单音信号发生器应用。以下小节将讨论CN0511包含的主要集成器件。

B：矢量信号发生器
如图4所示，所使用的DC至9 GHz矢量信号发生器包含一个6 GSPS（1倍不归零模式）DAC、8通道、12.5 Gbps JESD204B数据接口以及一个具有多个数控振荡器(NCO)的DDS。同时该器件是高度可配置的数字数据路径，包括插值滤波器、反SINC补偿和数字混频器，支持灵活的频谱规划。

图4所示系统利用DAC的48位可编程模数NCO以非常高的精度（43 μHz频率分辨率）实现了信号的数字频移。该DAC的NCO仅需要SPI写入接口速度达到100 MHz即可快速更新频率调谐字(FTW)。SPI还支持配置和监控该DAC中的各种功能模块。本设计未使用JESD通道，器件仅在NCO模式下使用。

图4中的矢量信号发生器集成了单端、50 Ω匹配的输出RF放大器，因此无需采用复杂的RF输出电路接口。表1显示了AD9166的主要规格和在各种条件下的性能。

表1.AD9166主要规格